PATENT ABSTRACTS OF JAPAN



(11)Publication number:

10-069768

(43)Date of publication of application: 10.03.1998

(51)Int.CI.

G11C 11/406

(21)Application number : 09-202436

(71)Applicant : MOTOROLA INC

(22)Date of filing:

11.07.1997

(72)Inventor: BEN-ZVI JACOB

(30)Priority

Priority number : 96 683642

Priority date: 15.07.1996


Priority country: US

(54) DYNAMIC MEMORY ELEMENT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a refresh circuit in which power consumption is reduced and a refresh method of a dynamic memory element.

SOLUTION: A row to be refreshed is decided by a logic function and a reference address 223. It is discriminated by a control logic 224 whether a refresh signal 215 is supplied or not to some row, in an output of a decoder 214. A control logic 224 is connected to a reference register 222 storing an address generator 212 and a reference address 223. It can be discriminated which row is to be refreshed by supplying the reference address 223 to a refresh circuit 230. A memory array 210 of a dynamic memory element 201 can be partially refreshed, an energy consumption for refreshing can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-69768

(43)公開日 平成10年(1998) 3月10日

(51) Int.Cl.⁶

觀別記号

庁内整理番号

FI

技術表示循所

G11C 11/406

G 1 1 C 11/34

363J

審査請求 未請求 請求項の数5 FD (全 7 頁)

(21)出顯器号

特顯平9-202436

(22)川瀬日

平成9年(1997) 7-月11日

(31) 優先権主張番号 683642

683642 1996年7月15日

(32)優先日 :(33)優先指主張图

米園 (US)

(71) 出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

RED

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 ジャコブ・ペンービ


アメリカ合衆国テキサス州オースチン、ビ

ア・メディア4713

(54) 【発明の名称】 ダイナミック・メモリ業子(57) 【要約】

【課題】 消費電力低減を図ったリフレッシュ回路(230) およびダイナミック・メモリ素子(201)のリフレッシュ方法を提供する。

【解決手段】 リフレッシュすべき行は、論理関数および基準 アドレス (223) によって決定する。デコーダ (214) の出力において、あ る行にリフレッシュ信号 (215) を供給するか否かは、制御ロジック (224) は、アドレス発生器 (212) および基準 アドレス (223) を格納する基準 レジスタ (222) に接続されている。基準 アドレス (223) をリフレッシュ回路 (230) に供給することによって、どの行をリフレッシュすべきかを判定することができる。ダイナミック・ ポラ的 スチ (201) のメモリ・アレイ (210) は、部分的 にリフレッシュすることができ、リフレッシュのためのエネルギ消費低減が可能となる。



【特許請求の範囲】

【諸求項 1】ダイナミック・メモリ素子(201)であって:

(a) 複数の記憶素子 (211);

(b) 前記記憶素子(211) にリフレッシュ信号(215) を送出する信号供給源(250);および

(c) 前記信号供給源(250) に結合され、前記信号供給源(250) を制御し、特定のリフレッシュ・サイクルの間、記憶素子(211) の第1部分のみをリフレッシュし、記憶素子(211) の第2部分をリフレッシュしないプログラム 可能信号制御部(270); から成ることを特徴とするダイナミック・メモリ素子(201)。

【請求項 2】前記信号供給源(260)は: a)前記記憶未子(211)にアドレス(219)を供給するアドレス発生器(212);および

b) 前記アドレス発生器 (212) から前記アドレス (219) を受信し、前記信号制御部(270)から受信した制御信号に応答して、前記記憶素子(211)の 前記第1部分にはリフレッシュ信号(215)を送出す るが、前記記憶素子(211)の前記第2部分には送出 しないデコーダ(214);から成ることを特徴とする ・請求項 1記載のダイナミック・メモリ素子 (201)。 【請求項 3】前記信号制御部 (270) は: 基準 アドレ ス(223)を格輌する基準 レジスダ(222);およ び前記基準 レジスタ(222),前記アドレス発生器 (212),および前記デコーダ(214)に結合され た制御口ジック(224)から構成され、前記制御口ジ ックは、前記アドレス発生器(212)が発生した前記 アドレス(219) および前記基準 アドレス(223) を使用して、どの記憶素子(211)が前記第1部分に 屈し、どの記憶素子(211)が前記第2部分に属する のかを判定することを特徴とする請求項 2記載のダイナ ミック・メモリ素子(201)。

【請求項 4】前記制御口ジック(224)は、外部端子 (236)に印加される信号(237)によって制御可 能であることを特徴とする請求項 3記載のダイナミック ・メモリ素子(201)。

【請求項 5】 複数の記憶素子(211)を有するダイナミック・メモリ素子(201)のリフレッシュ方法であって: a) 前記記憶素子(211)に対してアドレス(219)を発生して基準 アドレス(223)を格納する段階、または、基準 アドレス(223)を格納けずる段階、または、基準 アドレス(223)を格納して前記記憶素子(211)に対するアドレス(219)を発生する段階; b) 論理関数によって前記記憶素子のアドレス(219)および前記基準 アドレス(223)を関係付けることによって、個々の記憶素子のアドレス(219)の第1部分または第2部分のどちらに属するのかを判定する段階;および。)前記記憶素子のアドレス(219)が前記第

1部分に属する場合のみ、前記記憶素子にリフレッシュ 信号(215)を送出する段階;から成ることを特徴と する方法。

【発明の詳細な説明】

[0001]

「発明の原する技術分野)本発明は、ダイナミック・メモリ素子、および、例えば、ダイナミック・ランダム・アクセス・メモリ(DRAM:Dynamic Random Access Memory)のようなダイナミック・メモリ素子のリフレッシュ方法に関するものである。尚、ダイナミック・メモリに乗される訳ではないことを付記しておく。

【従来の技術】DRAMのようなダイナミック・メモリ素子は、リフレッシュする必要がある。 これはエネルギを消費する。 多くのシステム において、エネルギの消費は性動作館に対して非常に重大であり、リフレッシュに使用される電力は低減すべきである。

【0003】エネルギ消費の低温は、DRAMのみでなく、消費電力の少ないスタティック・メモリ(SRAM)も使用することによって可能である。スタンパイ・モードの間、重要なデータはSRAMに格納し、DRAMはオフに切り替えて、リフレッシュを行わなければよい。しかしながら、SRAMを設けることによって、追かのコストおよび空間が必要となる。更に、2つの異なるメモリ・アクセス・サイクルが必要となる。

【0004】米国特許番号第5,331,601号は、入力リフレッシュ・アドレスを変更してアクセスするメモリ・セルを避らすことによって乗力を節約し、あるいはアドレスするメモリ・セルを増するメモリまとによっていた。カリフレッシュ時間を短軸するメモリ来子について記り、あるにないという。回路は、単純なトランジスタ様成から遺にあるアドレス・ビットを交換してアドレス・デコーダに向ける。また、この回路は、メモリ来子がリフレッシュ・モードに入ったことに応答するフルフ・フも含む。このオードに入ったことに応答するで使用する場ーダに渡ずたいとなる。また、ごの野は、選手をリフレッジは、選手をリス・デットは、選手をリカス・データには、選手をはコーザ制御が可能となる。

【0005】他の従来技術の引用例として、ヨーロッパ特許出願番号448593号は、電力供給が停止した場合のリフレッシュの安定性に関するものである。

【0005】図1は、従来技術のダイナミック・メモリ 素子101のブロック構成図を示す。

【0007】ダイナミック・メモリ衆子101は、メモリ・アレイ110,アドレス発生器112およびデコーダ114を備えている。アドレス発生器112およびデコーダ114の組み合わせのことを、リフレッシュ回路130と呼ぶことにする。図1に示すように、ダイナミック・メモリ衆子101は、データ端子120およびオ

プション端子115も含む。メモリ・アレイ110は、 多数の記憶素子111およびデータ・アクセス手段11 8から成る。データ・アクセス手段118は、記憶素子 111に格納するデータの書き込み、ならびに記憶素子 111内のデータの読み出しおよび更新を行うために設 けたものであ る。データ・アクセス手段118は、記憶 素子111およびデータ端子120に接続されている。 【0008】メモリ・アレイ110内の記憶集子111 の物理群の1つをブロック113と呼ぶことにする。ブ ロック113は、論理的に、A1, Ai,, An で示 されている。メモリ・アレイ110では、ブロック11 3の数はnである。論理的に、ブロック・アドレスa 1, ai... an が、ブロックA1, Ai... An に割り当てられている。1つのブロックAi に対して、 1つのブロック・アドレス ai があ る.

【0009】デコーダ114の出力117は、対応する ブロック1 1・3の記憶素子111に接続されている。ア ドレス発生器112がデコーダ114に接続され、 ック 1 13 (A1 , Ai . . . An) に対応するブロッ ク・アドレス119 (a1, ai... an) を発生す.

【ロロ10】ダイナミック・メモリ素子101は、デー タ端子120またはオプション端子115を介して、他 の素子にも接続可能である。 オブション端子116は、 アドレス発生器112に制御信号121を供給する。例 えば、制御信号121は、クロック信号とすることがで

【0011】 1リフレッシュ・サイクルにおいて、アド レス発生器112は、メモリ・アレイ110の全てのブ ロック113 (A1, Ai... An) に対して、ブロ ック・アドレス119 (a1, ai... an) を発生 する。ブロック・アドレスal, al... an は、例えば、昇順値(ascending value) または降評値(descend ing value)を有する。また、ブロック・アドレスe1, ei... en はデコーダ1 1 4に供給される。デコー ダ11 4は、メモリ・アレイ110上の対応するブロック113に、リフレッシュ信号115を送出する。リフ レッシュ信号 1 1 5を受信すると、 1 ブロック 1 1 3 の 全記憶素子111の内容が、データ・アクセス手段11 8によって更新され、こうして各ブロック113のリフ レッシュが行われる。各りフレッシュ・サイクルの終了 時に、アドレス発生器112は自動的にリセットし、 ロック信号が使用可能となったとき、サイクルは再び開 始可能となる。クロック信号は、制御信号121とし て、オブション端子116を介して供給することができ る。また、アドレス発生器112自体がそれを発生する ことも可能である。

【OD12】DRAMの場合、例えば、行状に配列され ているメモリ・アレイから成るアレイにデータを格納す る場合が頻繁にある。このような場合、メモリ・セルが 記憶素子111に対応し、行がブロック113に対応 し、カウンタがアドレス発生器112に対応し、行デコ ーダがデコーダ1 1 4に対応し、データアクセス手段1 18は情報を読み出すためのチャージ検出回路から成 る。行アドレスはカウンタ内で発生され、行デコーダに 供給される。行デコーダは、出力117を介して、 に接続されている。行デコーダの出力における信号は、 上述のリフレッシュ信号115である。 リフレッシュ信 号115が特定の行に印加されると、この特定の行の各 単一メモリ・セルの情報が読み出され、必要であ れば、 メモリ・セルのコンデンサが再充電され、 こうしてこの 行はリフレッシュされる.

【0013】説明の都合上、限定を意図せずに、以下の 例を与える。

【ロロ14】 1Mピットのデータを格納するための10 24×1024個のメモリ・セルのアレイを有するDR AMでは、メモリ・セルは、A1・・・A1024として表 わず1024行に配列されている。行デコーダは各行に 接続され、上述のリフレッシュ信号115をこれらの行 に供給する。カウンタは、増加するアドレスsi を生成 する。このアドレスei は、e1 = 1からe1024= 10 2.4までの整数である。例えば、アドレスe256 = 2.5 5が行デコーダの入力に供給されると、行A256 の10 2.4個のメモリ・セル全てが次々にリフレッシュされ る。 各メモリ・セルの電荷は、データ・アクセス手段1 18の一部である。電荷検出回路によって検出される。 メモリ・セルが充電されている場合、それは再充電され る。これが意味するのは、充電されているコンデンサー (例えば、ヒット「1」を表わす) を有するメモリ・セ ルは全て再充電され、充電されていないコンデンサ(例 えば、ビット「ロ」を表わす)を有するメモリ・セルは

再充電されないということである。

【〇〇15】また、DRAMは通常各メモリ・セルの情報を読み出すために、データ・アクセス手段118を含 む. 各メモリ・セルにアクセスするためには、例えば、 列アドレスのような追加のアドレスが必要である。この 追加のアドレスは、データ端子120を介して供給する ことができる.

[0016]

【発明が解決しようとする課題】図1のダイナミック・ メモリ素子101では、メモリ・アレイ110の全プロ ック113が各リフレッシュ・サイクル毎にリフレッシ ュされ、このためにエネルギが消費される。

【ロロ17】本発明は、ダイナミック・メモリ素子のた めの改良されたリフレッシュ回路、およびかかる素子に おける従来技術の上述の問題を低減または克服する、リ フレッシュ方法を提供するものである。

[0018]

【課題を解決するための手段】本発明のリフレッシュ回 路およびダイナミック・メモリ未子においては、リフレ

ッシュすべき行は、論理関数および基準 アドレスによって決定する。デコーダの出力において、あ る行にリフレッシュ信号(を供給するか否かは、制御ロジックによって判定される。制御ロジックは、アドレス発生器および基準 アドレスを格納する基準 レジスタに接続されている。基準 アドレスをリフレッシュ回路に供給することによって、どの行をリフレッシュすべきかを判定することができる。ダイナミック・メモリカチのメモリ・アレイは、部分的にリフレッシュすることができる。ダイナミック・オースをののエネルギ消費低減が可能となる。

[0019]

【発明の実施の形態】図2は、本発明の好適実施例による、改良されたリフレッシュ回路230を有するダイナミック・メモリ素子201の構成図を示す。

【0020】従来技術と同様、ダイナミック・メモリ素子201は、メモリ・アレイ210,アドレス発生器212およびデコーダ214を備えている。加えて、ダイナミック・メモリ素子201は、基準 レジスタ222またはその他の記憶手段、および制御ロジック224も備えている。また、ダイナミック・メモリ素子201は、データ協子220およびオプション端末216,226,236も備えている。

【0021】アドレス発生器212およびデコーダ214の組み合わせのことを、信号供給源260と呼ぶことにする。また、基準レジスダ22でおよび制御ロジック224の組み合わせのことを、信号制御部270と呼ぶことにする。信号供給源260および信号制御部270は、リフレッシュ回路230を形成する。

【0022】従来技術におけると同様、メモリ・アレイ210は、多数の記憶素子211およびデータ・アクセス手段218は、データの書き込み、ならびに記憶素子211に格納されているデータの読み出しおよび更新を行うために設けられたものである。データ・アクセス手段218は、記憶素子211およびデータ編子220に接続されている。オプション端子216は、アドレス発生器212のために、制御信号221を供給することができる。例えば、制御信号221はクロック信号とすることができ

【0023】メモリ・アレイ210内の記憶素子211の1物理群のことをブロック213と呼ぶことにする。各ブロック213は、論理的に、A1, Ai... Anで示されている。メモリ・アレイ210においては、ブロック213の数はnである。ブロック・アドレスe1, ei.. en が、ブロックA1, Ai... Anに論理的に割り当てられている。1つのブロックAiに対して、1つのアドレスeiがある。デコーダ214の出力217は、対応するブロック213の記憶素子211に接続されている。

【0024】図1および図2において、リフレッシュ番

号101/201, 110/210, 111/211, 112/212, 113/213, 114/214, 115/215, 115/215, 117/217, 118/218, 119/219, 120/220, 121/221, 130/230は、同等な衆子または信号を表わす。しかしながら、それらの動作または機能は、実施例の結果として異なるものとなる。これについては、図2を参照しながら詳しく説明する。

【0025】 基準 レジスタ222は、基準 アドレスar を格納するために用いられる。図2において、基準 アドレスar は番号223で示されている。基準 アドレスar は、オブション端子22にはよって、基準 レジスタ22に供給することができる。 制御ロジック224が、アドレス発生器212への入力227、および基準 レジスタ222への入力220に接続されている。デラは は、制御ロジック224の出力225に接続されたENABLE-入力234が設けられている。メモリ・アレイ210および基準 レジスタ222間には、オブションのリンク250を設けることができる。オブション端子236は、制御ロジック224に信号を供給するために用いることができる。

るために用いることができる。 【0026】アドレス発生器2-12は、連続的にブロック・アドレス(a1 , ai . . . an)をデコーダ21 -4に供給する。

【0027】一定の基準 アドレスer が制御ロジック224の入力229に現れる。制御ロジック224の入力には、アドレス発生器212からの変化するアドレスe 1, ei...enのアドレスeiがある。制御ロジック224は、このアドレスeiを基準 アドレスerと敗し、制御ロジック224において実施される論理関数((ei, er)に応じて、デコーダ214をONは、大小比較、偽数奇数、モジュロ等のような関係で表わすことができる。このように、デコーダ214は、制御ロジック224によってのENABLE-入力234がイネーブルされたときのみ、リフレッシュ信号215をメモリ・アレイ210に送出する。

【0028】リフレッシュ・アドレスer またはそれを生成する情報は、オブション端子225を介して基準では、オブション端子225を介して本部できたあるいは内部できたができたができたができたが、制御ロジック224に論理関数を実施することができるが、制御ロジック224に論理関数(ei,er)を供給することが可能である。例えば、論理関数((ei,er)は、オブション端末235を介してオブション端子226またはオブション端子226またはオブション端子226またはオブション端子216まできたできた。またらの組み合わせを介して供給することができる。

【OO29】 DRAMの好適実施例では、制御ロジック 224は比較器である。例えば、制御ロジック224 は、ai < ar およびei = ar の場合に、デコーダ2 14をイネーブルする。 そして、ei > er の場合にデ コーダ214をディゼーブルする。例えば、A1からA 1024までn = 1024の行があ り、a1 = 1からa1024 = 1024までのアドレスを有し、基準 レジスタ222 はar = a512 = 512の値を有すると仮定する。アド レス発生器212はアドレスeiを発生する。本例で は、このアドレス eiは、1から1024までであり、 再び1に戻る。これらのアドレスが512以下の場合、 デコーダ2 1 4はイネーブルされ、行A1 ないしA512 はリフレッシュされる。次に、アドレス発生器212は 更に513から1024までカウントするが、デコーダ 214はディゼーブルされ、行A513, A514. 1024はリフレッシュされない。 この例では、リフレッシ ュされた行A1 , A2 . . , A512 は速輸であ る。これ は好都合であ るが必須ではない。 リフレッシュされない 行A513 , A514 . . . A1024も連続とすることができ

【0030】 DRAMの別の例では、制御ロジック224は異なる論理関数 f (ei, er) を有する。例えば、er=1のとき、制御ロジック224は、偶数のブロック・アドレスeiに対してデコーダ214をイネーブルし、基数のブロック・アドレスeiに対してデコーダ214をディゼーブルすることができる。また、er=0のとき、制御ロジック224は、ブロック・アドレスeiが偶数が基数がには無関係に、デコーダ214を常にイネーブルすることができる。この場合、erは1ビットのみを有すればよい。

【0031】全ての場合において、1サイクルにおいて全ブロック・アドレス®1, ®i... ®n の発生を行うアドレス発生器 212の動作は、従来技術の場合と同一とすることができる。アドレス発生器 212 および基準 レジスタ222は独立している。リフレッシュすべきメモリ・アレイ210内のブロック213の数は、基準レジスタ222の基準 アドレス®r および制御ロジック224が命令する論理関数 f (ei, ar)のみに依存する.

【0032】全ブロック113、したがって全記憶素子111がリフレッシュされる従来技術と比較して、図2の本発明は、記憶素子211の全数を200集合に分割することができる。即ち、記憶素子211の第2集合をリフレッシュした。「集合」という用語はブロック213にも適用可能である。即ち、ブロック213の第1集合の記憶素子211はリフレッシュされ、ブロック213の第2集合の記憶素子211はリフレッシュ回路130は、アレイ全体のリフレッシュしかできず、一方、本発明のリフレッシュ

レッシュ回路 23 0は、記憶素子のメモリ・アレイ全体のリフレッシュだけでなく、その部分的なリフレッシュも可能とする。また、本発明には、基準 アドレス ar および論理関数 f (ai, ar) は、ダイナミック・メモリ素子 201 の外部からの供給が可能であ ることも含まれる。

【0033】ダイナミック・メモリ素子201を用いるシステム が最大のメモリ容量を必要とする場合、基準 レジスタ222をある値を10にセットすることができる。この値を10は、好ましくは、アドレス発生器212の最小アドレスの1または続大アドレスの1と等しいが、これを除外しない。こうすると、メモリ・アレイ210は、各リフレッシュ・サイクル毎に完全にリフレッシュされるので、最大のデータ量を格納することが可能となる。上述の第1集合はブロック213全てを含み、第2条合は変となる。

【0034】尚、本発明は、1つのアドレス発生器212, 基準 レジスタ222または制御ロジック224の使用のみに限定されるものではない。追加のユニットを使用し、リフレッシュすべきブロック213をより柔軟に指定するように組み合わせることも可能である。これは、ダイナミック・メモリ素子201が囲いられているシステムによって、リフレッシュすべきブロックを制御する必要がある場合に、特に重要となる。

【0035】リフレッシュ回路230を最適化することにより、基準 レジスタ222に障害が発生しても、重要なデータが格納されていることを保証することができる。メモリ・アレイ210は完全にリフレッシュされ、基準 レジスタ222の障害は電力消費に影響を及ぼすのみであり、データの安全性には無関係であるので、フェール・セーフ動作(fail-safe operation)を提供することができる。

【0035】 基準 アドレス ar および論理関数 f (ai, ar)、したがってリフレッシュすべきブロック213は、ソフトウエアによって決定し、システム および 各用途の要件に合わせて調節することができる。

【0037】本発明の更に別の実施例では、基準 レジスタ222は、あ る値 erfixにセットすることができる。この値は、ダイナミック・メモリ素子201の外部からは変更することはできない。かかる構成では、制御信号237をオプション端子236に供給すする。制御信号237に応じて、メモリ・アレイ210に、完全なリフレッシュまたは部分的のみのリフレッシュを行う。

【0038】本発明の更に別の実施例では、基準 レジス タ222は、オブション・リンク250によって直接デ タ2・アクセス手段218に結合される。基準 アドレス arは、DRAMIE格納されるデータの一部となる。 【0039】本発明の応用は、例えば、ラップ・トップ ・コンピュータ、携帯コンピュータ・ゲーム , セルラ電話機, ベージャ、補聴器 (hearng a ides)等、広範囲におよぶ電池給電式の携帯システム に見出すことができる。【〇〇4〇】上述の通信システム およびその他のシステム は、かなりの時間、ある一部のデータ里のみを格納すればよいスタンパイ・モードで動作することが多い。全体動作に活性化された場合、システム は、非常に短時間だけメモリ容量全てが使用可能としなければならない。本発明は、かかる動作を、スタティック・メモリを使用せずに、可能とする。

4 A.

【0041】本発明の応用はかかるシステム に限定される訳ではない。例えば、太陽熱または風力発電送信機、遠隔地にある地重または温度センサ,緊急用ビーコン。および衛星における場合のように、電源の維持が困難な場合、あるいは電源の交換が不可能な場合におけて、多くのその他の固定システム および遠隔システム にも応用が可能である。例えば、埋め込み型医療装置の小型化および電力消費低減は、患者にとっては質養すべき利点である。なぜなら、電池の交換頻度が少なくなるか、あるいは電池の交換が全く不要になるからである。エネルギ消費を更に減らすことにより、これまでは除外されていた用途にも、ダイナミック・メモリ素子が使用可能とな

【0042】以上、本発明の一特定実施例についてのみ 詳細に説明したが、本発明の範囲がら逸脱することな く、この数示に基づいて、様々な修正や変更が当業者に は可能であることは認められよう。

【0043】本発明のリフレッシュ回路のハードウエアが必要とする空間は、他の素子と比較すると非常に小さ

い。この改良されたハードウエアは既存のソフトウエアと互換性があるので、本発明を導入するのと同時にソフトウエアを変更する必要はない。スタティック素子およびダイナミック素子を組み合わせる従来技術の解決案と比較すると、スタティック・メモリ素子用ハードウエアのような高価なハードウエアの使用は、大幅に減少または回避することができるので、信頼性向上およびコストの節約が得られる。

【図面の簡単な説明】

【図 1】従来技術において既知のダイナミック・メモリ 素子の構成図。

【図2】本発明の好施実施例による改良されたリフレッシュ回路を有するダイナミック・メモリ素子の構成図。 【符号の説明】

- 201 ダイナミック・メモリ素子
- 210 メモリ・アレイ
- 2 1 1 記憶素子
- 212 アドレス発生器
- 213 ブロック
- 214 デコーダ
- 216,226,236 オブション端末
- 218 データ・アクセス手段
- 222 基準 レジスタ
- 224 制御ロジック
- 230 リフレッシュ回路
- 234 ENABLE-入力
- 250 リンク
- 260 信号供給源
- 270 信号制御部

